گھر > خبریں > مواد

یلسیڈی ٹچ اسکرین کنٹرولر

Dec 13, 2017

یلسیڈی ٹچ اسکرین کنٹرولر میں ایک ڈیٹا انٹرفیس ماڈیول، میموری ماڈیول (FSMC_Ctrl (SDRAM_Ctrl)، مائع کرسٹل ڈسپلے ماڈیول (TFT_Ctrl) اور ایک ٹچ کنٹرول ماڈیول (TOUCH_Ctrl)، اعداد و شمار 2 میں دکھایا گیا ہے.

2.png

یلسیڈی ٹچ اسکرین کنٹرولر کام کرنے کے عمل: مائیکرو پروسیسر (STM32F407) FSMA بس کے ذریعہ FPGA پر اعداد و شمار بھیجنے کے لئے، ڈیٹا حاصل کرنے کے لئے FSMC_Ctrl ماڈیول، وقت کنٹرول ماڈیول SDRAM_Ctrl میموری ایسڈیآرام، ایسڈیآرام سے TFT_Ctrl ماڈیول کا وقت کنٹرول میں اعداد و شمار کو پڑھنے کے لئے اصل وقت کا ڈسپلے. TOUCH_Ctrl ماڈیول رابطے کنٹرول چپ ADS7843 کو ڈرائیو کرتا ہے اور اسے منظم کرنے کے لئے FSMC_Ctrl ماڈیول کو جمع کرنے کے لئے بھیجا جاتا ہے.


1. ڈیٹا تعامل ماڈیول

ڈیٹا ایکسچینج ماڈیول ڈیجیٹل ڈیٹا بیس ٹرانسمیشن، ایف ایس ایس سی بس، سی ایس چپ کا انتخاب سگنل سمیت سگنل WR لکھ، آپریشن سگنل RD، ایڈریس بس AB 25: 0 (ملٹی ایکسنگ موڈ)، ڈیٹا بس ڈی بی 15: ایڈریس / ڈیٹا ملٹی ایکسچینج کنٹرول سگنل NADV (متعدد ایڈریس لائن کا استعمال کرتے ہوئے). ان میں سے، چپ منتخب سگنل سی ایس، عام طور پر کم طاقت پر ڈبلیو آر سگنل آر ڈی سگنل کے عمل کو پڑھنے اور لکھنے کے لۓ. جب کم طاقت کے لئے آپریٹنگ سگنل ڈبلیو آر لکھتے ہیں تو، آرمی ڈی سی بس میں مائع کرسٹل ڈسپلے ایڈریس اور ڈیٹا بھیجتا ہے، NADV سگنل کے بڑھتے ہوئے کنارے پر لیچ کا پتہ، اور WR سگنل کے بڑھتے ہوئے کنارے پر متعلقہ اعدادوشمار بھیجتا ہے. ایسڈیآرام کیش کے بعد LCD جب پڑھنے آپریشن سگنل آر ڈی کم ہے تو، FPGA کو ڈی بی بس میں ٹچ کوآرٹیٹیٹ بھیجتا ہے. اے ایم اے کی تعریفیں ایڈریس خلائی رجسٹریشن کے نفاذ کے مطابق ٹچ آپریشن کا احساس ہوتا ہے، اور فریم 3 میں ایف ایم ایس سی بس کام کرنے والی ترتیب ڈایاگرام دکھایا جاتا ہے.

3.png


2. مائع کرسٹل ڈسپلے ماڈیول

مائع کرسٹل اسکرین کے ڈسپلے اصول کے مطابق، اس ماڈیول کی طرف سے کنٹرول سگنل بنیادی طور پر پکسل گھڑی سگنل، لائن / فیلڈ مطابقت پذیر سگنل اور سگنل کو چالو کرنے میں شامل ہے. LCD ڈسپلے کے وقت کی ضرورت کے مطابق، LCD کنٹرول ٹائمنگ FPGA کی طرف سے ڈیزائن کیا گیا ہے، اور لائن سگنل کا کنٹرول، فریم سگنل اور پوشیدہ سگنل احساس ہوا ہے.

ان میں سے، فریم اسکین وقت کی ترتیب HSYNC حوالہ گھڑی کے طور پر مبنی ہے، HSYNC لائن سکیننگ اشارہ کے طور پر استعمال کیا جاتا ہے، اور VSYNC ایک فریم ہم آہنگی سگنل ہے، اور کم سطح مؤثر ہے. ہر فریم کو اسکین کیا جاتا ہے، VSYNC سگنل کے سامنے کے اختتام کے مؤثر علاقے ایک فریم bling کندھے (VBPD + 1) ہے، وہاں ایک پیچھے ہے فریم bling سامنے کندھے (VFPD + 1)، مؤثر VSYNC سگنل ایک اعلی ہے سطح (VSPW + 1)، فریم ہم آہنگی پلس چوڑائی سگنل نے کہا. ان میں سے، VBPD، VFPD، اور VSPW حوالہ گھڑی HSYNC پر مبنی ہے. اسی طرح، سکیننگ سگنل کے ہر قطار کے لئے، چھپی ہوئی کندھے (HBPD + 1)، پوشیدہ سامنے کندھے (HFPD + 1)، ایک قطار ہم آہنگ سگنل پلس چوڑائی (HSPW + 1)، اور ایک پکسل گھڑی VCLK کے طور پر بھی ہے. ایک یونٹ مختلف قرارداد LCD اسکرینز کے لئے، ڈسپلے کا وقت سامنے کندھے، چھپی ہوئی کندھے اور سگنل پلس چوڑائی سے مختلف ہے. ڈسپلے ڈرائیور صرف ان پیرامیٹرز کو تبدیل کر کے مختلف LCD اسکرینوں کو تبدیل کر سکتا ہے.

مختلف قسم کے مختلف قرارداد کے لئے LCD سکرین ڈسپلے ڈرائیور بنانے کے لئے، FSMC بس ایڈریس لائن 2 کا استعمال کرتے ہوئے، مختلف LCD اسکرین کے سابق VCLK، VBPD، VFPD، VSPW، HBPD، HFPD، HSPW پیرامیٹرز کے ساتھ FPGA Verilog ہارڈ ویئر کی زبان کے اندر اندر. ایک LCD سکرین کے کنٹرول پیرامیٹرز کے طور پر. درخواست میں، ہم صرف پیرامیٹرز کی ترتیب کو سمجھنے کے لئے کنٹرول بٹ نقشہ رجسٹر کے ایڈریس کو تبدیل کرنے کی ضرورت ہے، جو مختلف LCD اسکرینز کے لئے موزوں ہے اور کنٹرولر کی پورٹیبلبل کو بہتر بناتا ہے. مائع کرسٹل ڈسپلے کے وقت کے ترتیب ڈایاگرام کی شکل 4 میں دکھایا گیا ہے.

4.png

3. میموری ماڈیول

میموری ماڈیول میں اعداد و شمار preprocessing ماڈیول، ایسڈیآریم کنٹرولر اور کیش ماڈیول شامل ہے، بنیادی طور پر ان پٹ ڈیٹا اسٹوریج کو مکمل کرنے اور ڈسپلے ڈیٹا پڑھنے کے لئے. میموری ماڈیول کی ساخت 5 شکل میں دکھایا گیا ہے.

5.png

4. ڈیٹا پروپوزل کی گذارش ماڈیول

اعداد و شمار preprocessing ماڈیول میں بنیادی طور پر انضمام اور اعداد و شمار کی کیشنگ. کیونکہ FSMC بس کی ڈیٹا ٹرانسمیشن کی شرح SDRAM کے کام کی فریکوئنسی کے مقابلے میں بہت کم ہے، ان کے درمیان شرح خرابی کو حل کرنے کے لئے، اعداد و شمار کے نقصان کو روکنے کے لئے اعداد و شمار کو ایسڈیآرام میں ڈیٹا سے پہلے ڈیٹا بیس سے متعلق ہے.

ڈسپلے کے اعداد و شمار اور ایڈریس کے درمیان مطابقت یقینی بنانے کے لئے، ڈسپلے کی خرابی کو روکنے کے لئے، اعداد و شمار کے بعد splicing، splicing کی طرف سے ظاہر ایڈریس اور اعداد و شمار کی معلومات ایففیو (پہلے سب سے پہلے، فیفا میں) کے لئے لکھا ہے، لکھنے کے لئے لکھنے کے آپریشن SDRAM کے لئے.


5. کیش ماڈیول

کیش ماڈیول میں دو واحد بے ترتیب رسائی میموری (بے ترتیب تک رسائی میموری، رام) شامل ہے، جن کی اہم تقریب دو ریموٹ کے ذریعے مسلسل پیداوار پنگ پونگ آپریشن کے اعداد و شمار کو حاصل کرنے کے لئے ہے، جس میں اعداد و شمار 6 میں دکھایا گیا ہے.

6.png

آؤٹ پٹ کے اعداد و شمار کے مسلسل ڈسپلے کو محسوس کرنے کے لئے، باقاعدہ طور پر سوئچ کرنے کے لئے ان پٹ ڈیٹا سٹریم انتخاب یونٹ "اور آؤٹ پٹ سٹریم انتخاب یونٹ" کے ذریعہ، 2048، چوڑائی 16 رام کے لئے دو اندرونی ایسڈیآرام بیک اپ کے آخر میں FPGA کال کی گہرائی میں. ، RAM کیش کے بعد، ڈیٹا سٹریم مسلسل ڈیٹا بیس بہاؤ پروسیسنگ یونٹ "پروسیسنگ میں بھیج دیا.

ڈسپلے کے عمل میں ہر فریم کا ڈیٹا، ایسڈیآرام میں ڈیٹا کے پہلے پڑھنے کے دوران مطابقت پذیر سگنل کی آمد سے قبل پہلے دو لائن سگنل میں، RAM1 اور RAM2 پیشگی اعداد و شمار کو لکھنے کے لئے، تاکہ سب سے پہلے ایک سگنل سگنل میں RAM1 ڈیٹا ڈسپلے کو فوری طور پر مکمل طور پر پڑھ سکتا ہے جو پہلے ایسڈیآرام میں سے مکمل طور پر مکمل ہو گیا ہے اگلے لائن ڈیٹا کو RAM1 میں پڑھتا ہے.

دوسرے DE سگنل میں علاقوں کو فعال کرتے ہیں، RAM2 پڑھا اور ظاہر ہوتا ہے، اور یہ عمل RAM1 کی طرح ہی ہے. اس کے نتیجے میں، اعداد و شمار کے مسلسل پیداوار کو مکمل کرنے کے لئے RAM1 اور RAM2 پڑھنے اور متبادل طریقے سے لکھے جاتے ہیں.


6. سدرم کنٹرولر

کیونکہ LCD ڈسپلے ہر قابل قابل سگنل کے دوران مسلسل اعداد و شمار کی پیداوار اور کوئی ڈیٹا کی مداخلت کی ضرورت ہوتی ہے، لہذا ہمیں ایسڈیآرام کے پڑھنے کے آپریشن کو سب سے زیادہ ترجیح کے طور پر مقرر کرنے کی ضرورت ہے. پورے ایسڈیآرام کنٹرول میں، ہم ڈیٹا پڑھنے کے کنٹرول پر مرکز ہونا ضروری ہے.

ایسڈیآریم کنٹرولر بنیادی طور پر کنٹرول، ریفریش، ایسڈیآرام کے پڑھنے اور لکھنے کے لۓ کنٹرول کرتا ہے، اور ایسڈیآرام کے پڑھنے اور لکھنے کا کنٹرول اس ماڈیول کا بنیادی ہے. ڈیٹا ڈیٹ اپ ڈیٹ کی شرح کو بہتر بنانے اور آرمی ڈیٹا پروسیسنگ کے بوجھ کو کم کرنے کا کلید ہے.

لہذا، SDRAM کنٹرولر کے ڈیزائن بنیادی طور پر ڈیٹا اپ ڈیٹ کی شرح میں بہتری اور ARM ڈیٹا بیس بوجھ کے دو پہلوؤں کو کم کرنے کا مقصد ہے.


اعداد و شمار کو اپ ڈیٹ کرنے کی شرح کو بہتر بنانے کے لئے، اعداد و شمار کے بفر کی طرف سے فراہم کردہ ناقص وقت کا مکمل استعمال کرنے کے لئے وقت کا اشتراک پڑھنے اور تحریر کا طریقہ اپنایا ہے. SDRAM کے پڑھنے کے عمل کے دوران ایک کاؤنٹر بھی قائم ہے. انسداد کا زیادہ سے زیادہ قدر M (M مختلف مائع کرسٹل کی قطار کی قطار ہے)، تاکہ مؤثر اعداد و شمار آسانی سے پڑھنے کے لئے رام لکھا جا سکتا ہے.

ایک طرف، ایسڈیآرام میں آپریشن کے عمل میں پھٹ پڑھنے کے موڈ کو استعمال کیا جاتا ہے، ہر ایک کو پڑھنے کے لۓ 256 ڈیٹا سیٹ ایک بار پھر اگلے پڑھنے کے انتظار میں پڑتا ہے، جب تک درست اعداد و شمار پڑھتا ہے. دوسری طرف، پنگ پونگ آپریشن کے مطابق ایک علیحدہ کاؤنٹر قائم کیا گیا ہے، زیادہ سے زیادہ قیمت Y / 2 (مختلف پکسلز ایل سی سی کے لئے) ہے، ہر ایک 1 پنگ پونگ آپریشن کاؤنٹر اور 1 مکمل کیا گیا ہے، جس سے زیادہ سے زیادہ صفر کی نشاندہی کی گئی ہے. کہ ایک ڈسپلے ڈسپلے مکمل ہو گیا ہے، ایسڈیآرام کو اگلے فریم تک ڈیٹا ڈسپلے تک انتظار کرنا ہے.

ایس ڈی آرام ڈیٹا بیس بس کی وصولی کے لئے دو منتظر وقفہ کن کنٹرول کنٹرولر میں، ایسڈیآرام کے آپریٹنگ لکھ، ایسڈیآرام لکھنے کے آپریشن کے منتظر وقت کو کم کرنا، پھٹ لکھنا موڈ کی طرف سے تحریری آپریشن، ہر دفعہ 8 اعداد و شمار لکھتا ہے، مؤثر طریقے سے نتیجے میں اعداد و شمار کے نقصان کے خاتمے کا خاتمہ ایسڈیآرام کی بینڈوڈھ کو بچانے کے بعد ایف ایس سی ایم ایم تیز رفتار اور ان پٹ ڈیٹا نہیں کرسکتا، ڈیٹا اپ ڈیٹ کی شرح کو بہتر بناتا ہے.

ایک فریم ریفریجریشن کے وقت کا وقت (ن مائع کرسٹل قرارداد کے مطابق ایڈجسٹ کیا جاتا ہے) ہر فریم ڈیٹا کی پہلی ن قطار مدت میں، اس بات کو یقینی بناتا ہے کہ ایسڈیآرام میں تمام بینک 64ms میں ریفریج کیا جا سکتا ہے، تاکہ ریفریش آپریشن کے درمیان تنازعات سے بچنے اور پڑھنے کے لۓ اور آپریشن لکھنے.


ڈسپلے اپ ڈیٹ کی شرح کو بہتر بنانے کے لئے، آرمی مائع کرسٹل کے ڈیٹا پروسیسنگ کے بوجھ کو کم کریں، بینک میموری ایڈریس بفر اسپیس کے مطابق ہو جائے گا 4 تہوں میں تقسیم کیا جاتا ہے، ہر پرت میں 2MB، ایسڈیآرام کنٹرولر ملٹی ایسڈیآرام ملٹی بفر آپریشن کے ذریعہ ہے. ہارڈویئر تیز رفتار ڈیزائن کو حاصل کرنے کے لئے، اس کے کام کے اصول جیسا کہ شکل 7 میں دکھایا گیا ہے.

7.png

تیز رفتار اپنی مرضی کے مطابق ہدایات اور نظر آتے ہوئے ٹیبلز کے ذریعہ اپنی مرضی کے مطابق منطق کنٹرول کو سمجھتا ہے، اور ڈیٹا پر FPGA کے مختلف آپریشنز جیسے پیچیدہ ریاضیاتی آپریٹنگ افعال، ایک جگہ سے ایک دوسرے سے دوسرے ڈیٹا منتقل کرنے اور اسی آپریشن کو کئی دفعہ انجام دیتا ہے.

ایک طرف مائع کرسٹل ڈسپلے کے عمل میں، ایسڈیآریم 4 سطحوں میں تقسیم کیا جائے گا، بینک 1 سب سے نیچے کے طور پر، باری باری میں بینک 2، بینک 3، بینک 4، ڈسپلے کے بنیادی بنیاد کو تبدیل نہیں کرسکتا ہے. اعداد و شمار کو بھیجنے کے لئے آر ایس ایس کے بغیر ایک علاقے کو اپ ڈیٹ کرنے کے لئے پہلے ہدایات ایڈریس کے ذریعہ بفر علاقے؛

دوسری طرف، SDRAM 4 بفروں میں تقسیم کیا جاتا ہے. اپنی مرضی کے مطابق ہدایات بھیجنے کے ذریعے، ہم مختلف بفر علاقے کے اعداد و شمار پر ریاضیاتی عمل انجام دینے کے لئے نظر کی میز کا استعمال کرتے ہیں، اور شفاف ڈسپلے اور دیگر افعال کو سمجھتے ہیں.

بینک 1 میں ڈسپلے فریم سے پہلے ڈیٹا کو ذخیرہ کرنے، بینک2 اور بینک 3 میں دکھایا جا سکتا ہے، آخری فریم کے اعداد و شمار کے اختتام کو ظاہر کرتے ہوئے، ڈسپلے فریم کے اعداد و شمار کی سالمیت کو یقینی بنانے اور بہتر بنانے کو یقینی بنانے کے ذریعے براہ راست ہدایت کے ذریعہ اگلے فریم ڈیٹا کو ظاہر کرتا ہے. LCD کے بصری اثر. کثیر اور کثیر بفر آپریشن کے ذریعے، آرجی ڈیٹا بیس پروسیسنگ کے بوجھ کو کم کرنے کے لئے متوازی پروسیسنگ کے لئے ڈیٹا بیس پروسیسنگ کا ایک حصہ FPGA کو مختص کیا گیا ہے. آرمی کی سیریل پروسیسنگ موڈ کے مقابلے میں، یہ ڈیٹا اپ ڈیٹ کی شرح کو بہتر بنا سکتا ہے.