گھر > خبریں > مواد

BT81X (815/6) اعلی درجے کی ای ای ای گرافکس انجن متوازی آرجیبی انٹرفیس

May 09, 2019

آرجیبی متوازی انٹرفیس پر مشتمل ہے 29 سگنل - ڈی پی پی، پی سی ایل کے، وی ایس او این سی، ایچ ایس این این سی، ڈی، 8 کے لئے ہر سگنل آر،
جی اور بی
آرجیبی رجسٹر کا ایک سیٹ LCD آپریشن اور ٹائمنگ کے پیرامیٹرز کو ترتیب دیتا ہے.
REG_PCLK PCLK ڈویسی ہے. پہلے سے طے شدہ قیمت 0 ہے، جس کا مطلب یہ ہے کہ پی سی ایل کے آؤٹ پٹ غیر فعال ہے. کب
REG_PCLK کوئی بھی نہیں ہے (1-1023)، پی سی ایل کے فریکوئنسی کے طور پر شمار کیا جاسکتا ہے:
PCLK فریکوئنسی = سسٹم گھڑی فریکوئینسی / REG_PCLK
BT815 / 6 سسٹم گھڑی فریکوئنسی پروگرام قابل ہے. کچھ ممکنہ PCLK تعدد ہے
BT815 / 6 کی حمایت 4 ٹیبل میں درج کی جاتی ہے.
image

REG_PCLK_POL مثبت فعال گھڑی کے کنارے کے لئے 0 اور منفی گھڑی کے لئے گھڑی کی polarity کی وضاحت کرتا ہے
کنارے
REG_CSPREAD پی سی ایل کے فعال گھڑی کنارے کے حوالے سے آرجیبی سگنل کی منتقلی کو کنٹرول کرتی ہے. کب
REG_CSPREAD = 0، R [7: 0]، جی [7: 0] اور بی [7: 0] پی سی ایل کے فعال کنارے کے بعد تبدیلیاں سگنل بدلتی ہیں. کب
REG_CSPREAD = 1، R [7: 0] ابتدائی اور بی [7: 0] ایک PCLK گھڑی بعد میں PCLK گھڑی کو تبدیل کرتا ہے، جس میں کم کرنے میں مدد ملتی ہے.
سوئچنگ شور.
REG_DITHER رنگ کو بناتا ہے. یہ اختیار ڈسپلے پر نصف ٹون ظہور کو بہتر بناتا ہے.
اندرونی طور پر، گرافکس انجن ایک 8 بٹ صحت سے متعلق پر رنگ کی قیمتوں کا حساب کرتا ہے؛ تاہم، LCD رنگ
کم صحت سے متعلق پر کافی ہے.
REG_OUTBITS ہر رنگ چینل کی تھوڑا چوڑائی دیتا ہے؛ ڈیفالٹ 8/8/8 بٹس ہر R / G / B رنگ کے لئے ہے.
کم قیمت کا مطلب ہے کہ کم صحت سے متعلق یلسیڈی پر جھٹکا دینے کی ہر چینل کے لئے کم بٹس پیداوار ہیں
ڈسپلے.
REG_SWIZZLE آؤٹ پٹ رنگ پنوں کے انتظام کو کنٹرول کرتا ہے، پی سی بی کے راستے میں مختلف LCD کی مدد کرنے کے لئے
پینل کے انتظامات. رجسٹریشن کے بٹ 0 کا سبب بنتا ہے کہ ہر رنگ چینل میں بٹس کا حکم بدلایا جائے.
بٹس 1-3 آرجیبی آرڈر کو کنٹرول کرتے ہیں. بٹ سیٹ 1 کا سبب بنتا ہے کہ آر اور بی چینلز کو تبدیل کرنا ہوگا. سیٹ بٹ 3 کی اجازت دیتا ہے
گردش فعال کرنے کے لئے. اگر بٹ 3 سیٹ کیا جاتا ہے تو پھر (R، G، B) دائیں طرف گھمایا جاتا ہے اگر تھوڑا سا 2 ہے، یا بائیں 2 صفر ہو تو باقی رہیں.

image

image

REG_HCYCLE، REG_HSIZE، REG_HOFFSET، REG_HSYNC0 اور REG_HSYNC1 LCD افقی کی وضاحت
ٹائمنگ ہر رجسٹریشن کے پاس 12 بٹس ہیں جو 0-4095 پی سی ایل کے چالوں کے پروگرام کی حد کی اجازت دینے کے لۓ ہیں. REG_VCYCLE،
REG_VSIZE، REG_VOFFSET، REG_VSYNC0 اور REG_VSYNC1 LCD عمودی وقت کی وضاحت. ہر
رجسٹریشن کے لئے 12 بٹس کی حد تک 0-4095 لائنوں کی اجازت دیتی ہے.

image

image

image