گھر > نمائش > مواد

ایک چپ پر سسٹم (SoCs) ڈیزائن کی توثیق

Mar 08, 2019

ایک سیمکولیڈٹر فاؤنڈیشن کو بھیجنے سے پہلے چپس کو منطقی درستی کی تصدیق کی جاتی ہے. یہ عمل فعال طور پر توثیق کہا جاتا ہے اور اس چپ ڈیزائن کی زندگی سائیکل میں خرچ کردہ وقت اور توانائی کا ایک اہم حصہ ہے، اکثر اس کا مطلب 70 فیصد ہے. چپس کی بڑھتی ہوئی پیچیدگی سے، ہارڈ ویئر کی توثیق کی زبان جیسے سسٹم ویرلج، سسٹم سی، ای، اور اوپن ویرا استعمال کیا جا رہا ہے. توثیقی مرحلے میں پایا جانے والے بگ کو ڈیزائنر کو اطلاع دی گئی ہے.


روایتی طور پر، انجینئرز نے ریگولمبل ہارڈویئر پر تخروپن تیز رفتار، عصلیت یا پروٹوٹائپ استعمال کیا ہے اور ڈیزائن کی حتمی شکل سے پہلے ہارڈ ویئر اور ہارڈ ویئر اور سافٹ ویئر کو ڈیبٹ کرنے کے لئے ٹیپ آؤٹ کے طور پر جانا جاتا ہے. فیلڈ پروگراموں کے دروازے کی گرفتاریوں (FPGAs) پروٹوٹائپ سسٹم کے نظام پر منحصر ہیں کیونکہ FPGA پروٹوٹائپ reprogrammable ہیں، ڈیبگنگ کی اجازت دیتے ہیں اور درخواست مخصوص مربوط سرکٹس (ASICs) کے مقابلے میں زیادہ لچکدار ہیں.


اعلی صلاحیت اور تیز رفتار تالیف وقت، تخروپن کی تیز رفتار اور تخلص طاقتور ٹیکنالوجی ہیں جو نظام میں وسیع نمائش فراہم کرتے ہیں. تاہم، دونوں ٹیکنالوجیز آہستہ آہستہ، MHz کے حکم پر کام کرتے ہیں، جس میں نمایاں طور پر سست ہوسکتا ہے - سوس کی آپریٹنگ فریکوئنسی سے 100 گنا تک تیز. تیز رفتار اور تخروپن خانوں سے بھی ایک لاکھ امریکی ڈالر میں بہت بڑا اور مہنگا ہے. [حوالہ درکار]


اس کے برعکس FPGA پروٹوٹائپز، براہ راست FGGs کا استعمال کرتے ہیں کہ وہ حقیقی دنیا کے حوصلہ افزائی کے ساتھ ایک نظام کی مکمل آپریٹنگ فریکوئنسی کو درست کرنے کے لئے، یا قریبی انجینئرز کو فعال کرنے کے لئے استعمال کریں. سرفیس جیسے اوزار جیسے FPGA RTL میں تحقیقات ڈالنے کے لئے استعمال کئے جاتے ہیں جو مشاہدے کے لئے سگنل دستیاب ہوتے ہیں. یہ ایک منطق تجزیہ کی طرح کی صلاحیتوں کے ساتھ مختلف FPGA میں ہارڈ ویئر، فرم ویئر اور سوفٹ ویئر کے مواصلات کو ڈیبگ کرنے کے لئے استعمال کیا جاتا ہے.


متوازی طور پر، ہارڈویئر کے عناصر گروپوں اور منطقی ترکیب کے عمل کے ذریعہ گزر چکے ہیں، جس کے دوران کارکردگی کی خرابیوں، جیسے آپریشنل فریکوئنسی اور متوقع سگنل تاخیر لاگو ہوتے ہیں. یہ ایک جسمانی سرکٹ اور اس کے کنکشن کے طور پر ڈیزائن کی وضاحت نیٹ ورک کے طور پر جانا جاتا ایک پیداوار پیدا کرتا ہے. یہ نیٹوسٹس گلو منطق کے ساتھ مشترکہ کر رہے ہیں جس میں اجزاء کو منسلک کیا جاتا ہے تاکہ ایس سی کی منصوبہ بندی کی وضاحت کو سرکٹ کے طور پر جو چپ پر چھپایا جا سکے. یہ عمل اس جگہ اور راستے کے طور پر جانا جاتا ہے اور اس واقعے میں ٹیپ آؤٹ سے پہلے ہے کہ سوسیسیس اطلاق مخصوص مربوط سرکٹس (ASIC) کے طور پر تیار کیے جائیں.