گھر > نمائش > مواد

فیلڈ پروگرام پروگرام کے دروازے کی صفات

Mar 11, 2019

ASICs پر

تاریخی طور پر، FPGA سست، کم توانائی موثر اور عام طور پر ان کے مقرر کردہ ASIC ہم منصبوں کے مقابلے میں کم فعالیت کو حاصل کیا گیا ہے. ایک پرانے مطالعہ سے پتہ چلتا ہے کہ FPGAs پر لاگو ہونے والے ڈیزائنوں کو اوسط 40 گنا زیادہ علاقہ کی ضرورت ہوتی ہے، 12 بار زیادہ متحرک طاقت کو اپنی طرف متوجہ کرتی ہے، اور اسی ASIC پر عمل درآمد کی رفتار میں ایک تہائی حصہ چلتا ہے.


حال ہی میں، FPGAs جیسے Xilinx Virtex-7 یا Altera Stratix 5 اسی ASIC اور ASSP ("درخواست-مخصوص معیاری حصہ" کے طور پر، جیسے ایک اسٹینڈ USB USB انٹرفیس کے مقابلے میں مقابلہ) نمایاں طور پر طاقت کے استعمال کو کم کرنے کے ذریعے حل، اضافہ ہوا ہے. رفتار، کم مواد کی لاگت، کم سے کم عمل درآمد ریل اسٹیٹ، اور دوبارہ 'ترتیب پر دوبارہ پرواز' کے لئے امکانات میں اضافہ. جہاں سے پہلے ڈیزائن میں 6 سے 10 ASICs شامل ہوسکتے ہیں، اسی ڈیزائن کو اب صرف ایک ایف جی جی پی کا استعمال کرکے حاصل کیا جاسکتا ہے.


FPGA کے فوائد میں شامل ہیں جب پہلے سے ہی تعیناتی (یعنی "فیلڈ میں") کیڑے کو ٹھیک کرنے کے لئے دوبارہ پروگرام کرنے کی صلاحیت ہے، اور اکثر مارکیٹنگ اور کم غیر غیر بار بار انجنیئرنگ اخراجات میں کم وقت شامل ہوتے ہیں. وینڈرز ایف جی جی پی اے پروٹوٹائپ کے ذریعہ ایک درمیانی سڑک بھی لے سکتے ہیں: FPGA پر ان کے پروٹوٹائپ ہارڈ ویئر کی ترقی کرتے ہیں، لیکن ان کے حتمی ورژن کو ایک ASIC کے طور پر تیار کرتے ہیں تاکہ اس ڈیزائن کو انجام دینے کے بعد کوئی ترمیم نہیں کیا جا سکے.


رجحانات


زیلینکس نے دعوی کیا کہ فروری 2009 تک ASIC / FPGA پیراگراف میں بہت سے مارکیٹ اور ٹیکنالوجی کی ڈھانچے تبدیل کر رہے ہیں.


انٹیگریٹڈ سرکٹ کی ترقی کے اخراجات جارحانہ طور پر بڑھ رہے ہیں

ASIC پیچیدگی نے ترقی کے وقت کی لمبائی کی ہے

آر اینڈ ڈی وسائل اور ہیڈکوارٹ کم ہوگئے

سست وقت مارکیٹ کرنے کے لئے آمدنی کا نقصان بڑھ رہا تھا

غریب معیشت میں مالی خسارے کم لاگت ٹیکنالوجی چلاتے تھے.

یہ رجحانات FPGAs سے زیادہ اعلی حجم کی ایپلی کیشنز کے لئے ASICs کے مقابلے میں ایک بہتر متبادل بناتی ہیں، کیونکہ وہ تاریخی طور پر استعمال کیا جاتا ہے، جس میں کمپنی FPGA ڈیزائن کی بڑھتی ہوئی تعداد کی شروعات ہوتی ہے.


کچھ FPGA کی جزوی دوبارہ ترتیب کی صلاحیت ہوتی ہے جس میں آلہ کا ایک حصہ دوبارہ دوبارہ پروگرام کیا جاتا ہے جبکہ دیگر حصوں کو جاری رکھنے میں مدد ملے گی.



کمپلیکس پروگرامنگ منطقی آلات (CPLD)

پیچیدہ پروگرام سازی منطق آلات (CPLDs) اور FPGAs کے درمیان بنیادی اختلافات معمار ہیں. CPLD نسبتا محدود محدود ساختہ ڈھانچہ ہے جس میں مشتمل ایک یا زیادہ سے زیادہ پروگرام سازی کی مقدار کی مصنوعات منطقی arrays ایک نسبتا چھوٹی سی تعداد میں ضمنی رجسٹرڈ کھانا کھلاتے ہیں. اس کے نتیجے میں، CPLD کم لچکدار ہیں، لیکن زیادہ متوقع وقت کی تاخیر تاخیر اور اعلی منطق سے منسلک تناسب کا فائدہ ہے. [حوالہ درکار] FPGA آرکیٹیکچرز، دوسری طرف، منسلک ہے. اس سے انہیں زیادہ لچکدار بناتا ہے (ڈیزائن کی رینج کے سلسلے میں جو ان پر عملدرآمد کے لئے عملی ہے) بلکہ ڈیزائن کرنے کے لئے بہت زیادہ پیچیدہ ہے، یا کم از کم زیادہ پیچیدہ الیکٹرانک ڈیزائن آٹومیشن (EDA) سافٹ ویئر کی ضرورت ہوتی ہے.


عملی طور پر، FPGAs اور CPLDs کے درمیان فرق اکثر سائز میں سے ایک ہے کیونکہ FPGAs عام طور پر CPLDs سے وسائل کے لحاظ سے زیادہ بڑے ہیں. عام طور پر صرف FPGA پر زیادہ پیچیدہ سرایت افعال پر مشتمل ہے جیسے اضافی، ملتان، میموری، اور سیریلائزر / deserializers. ایک اور عام فرق یہ ہے کہ CPLD پر ان کی ترتیب کو ذخیرہ کرنے کے لئے سرایت فلیش میموری پر مشتمل ہے جبکہ FPGAs عام طور پر بیرونی غیر مستحکم میموری کی ضرورت ہوتی ہے (لیکن ہمیشہ نہیں).


جب کسی ڈیزائن کو سادہ فوری طور پر ضرورت ہوتی ہے (منطق پہلے سے ہی طاقتور میں ترتیب دیا جاتا ہے) CPLD کو عام طور پر ترجیح دی جاتی ہے. زیادہ تر دیگر ایپلی کیشنز کے لئے FPGA کو عام طور پر ترجیح دی جاتی ہے. کبھی کبھی دونوں نظام کے ڈیزائن میں CPLDs اور FPGAs استعمال ہوتے ہیں. ان ڈیزائن میں، CPLDs عام طور پر گلو کی منطق کام کرتا ہے، اور FPGA "بوٹنگ" کے ساتھ ساتھ مکمل سرکٹ بورڈ کے ری سیٹ اور بوٹ ترتیب کو کنٹرول کرنے کے لئے ذمہ دار ہیں. لہذا، درخواست پر منحصر ہے یہ ایک ہی ڈیزائن میں FPGAs اور CPLDs دونوں استعمال کرنے کے لئے یہ فیصلہ کن ثابت ہوسکتا ہے.

سیکورٹی پر غور

ہارڈویئر سیکیورٹی کے بارے میں، ایف جی پی پی اے اے ایس آئی سیز یا مائکرو پروسیسرز کو محفوظ کرنے کے مقابلے میں فوائد اور نقصان دونوں ہیں. FPGA کی لچک تخلیق کے دوران بدقسمتی سے خرابی کا باعث بنتا ہے. پہلے سے ہی، بہت سے FPGAs کے لئے، ڈیزائن بٹ برڈ کو بے نقاب کیا گیا تھا جبکہ ایف جی پی پی اے بیرونی میموری سے (عام طور پر ہر طاقت پر) بوجھ کرتی ہے. تمام بڑے ایف جی پی پی وینڈرز اب بٹ سٹریم خفیہ کاری اور توثیق کے طور پر ڈیزائنرز کو سیکورٹی حل کے ایک سپیکٹرم پیش کرتے ہیں. مثال کے طور پر، الٹرٹا اور Xilinx بیرونی فلیش میموری میں محفوظ کردہ بٹسٹریمز کے لئے ای ای ایس خفیہ کاری (256 بٹ تک) پیش کرتے ہیں.


FPGAs جو ان کی ترتیب کو اندرونی طور پر غیر واٹیٹائل فلیش میموری میں ذخیرہ کرتی ہے، جیسے مائیکروسافی کے پروسیس 3 یا لاطینی ایکس پی 2 پروگرام آلات، بٹاوڈ کو بے نقاب نہ کریں اور انکوائریشن کی ضرورت نہیں ہے. اس کے علاوہ، ایک لوک اپ ٹیبل کے لئے فلیش میموری اسپیس ایپلی کیشنز کے لئے واحد ایونٹ پریشانی فراہم کرتا ہے. گاہکوں کو مزاحمت سے متعلق مزاحمت کی ایک اعلی ضمانت مطلوب کرنا مائیکروسیمی کے طور پر فروشوں سے FPGA کے خلاف ورزی، لکھنا ایک بار استعمال کر سکتا ہے.


اس کے Stratix 10 FPGAs اور SoCs کے ساتھ، الٹر نے ایک سیکری ڈیوائس مینیجر متعارف کرایا اور جسمانی طور پر غیر مرتب شدہ کاموں کو جسمانی حملوں کے خلاف تحفظ کے اعلی سطح فراہم کرنے کے لئے متعارف کرایا.


2012 میں محققین سرگری سکورو بواتوف اور کرسٹوفر ووڈس نے مظاہرہ کیا کہ FPGA دشمنوں کے ارادے سے کمزور ہوسکتا ہے. انہوں نے ایک اہم پچھلے دروازے کی خرابی کا سراغ لگانا دریافت کیا تھا جو ایکٹیل / مائکسیسیمی پروسیسی 3 کے ایک حصے کے طور پر سلکان میں تیار کیا گیا تھا اس سے کئی سطحوں پر اس کی خرابی ہوتی ہے جیسے crypto اور رسائی کی چابیاں دوبارہ، غیر منظم کردہ بٹروڈ تک رسائی، کم سطح سلکان کی خصوصیات کو تبدیل کرنے اور ترتیباتی ڈیٹا کو نکالنے کے.