گھر > نمائش > مواد

فیلڈ پروگرام پروگرام کے دروازے کی آرکیٹیکچرل

Mar 11, 2019

منطق بلاکس

ایک منطق سیل کی آسان مثال مثال (LUT - Lookup Table، FA - مکمل ایڈڈر، DFF - D-type فلپ فلاپ)

سب سے زیادہ عام FPGA فن تعمیر میں منطق بلاکس، [نوٹ 1] I / O پیڈ، اور روٹنگ چینلز کی ایک صف ہے. عموما، تمام روٹنگ چینلز میں ایک ہی چوڑائی (تار کی تعداد) ہے. ایک سے زیادہ I / O پیڈ ایک قطار کی لمبائی یا صف میں ایک کالم کی چوڑائی میں فٹ ہوسکتا ہے.


ایک درخواست سرکٹ کو مناسب وسائل کے ساتھ FPGA میں نقد کرنا ضروری ہے. اگرچہ ضروری ہے کہ CLBs / LABs اور I / Os کی تعداد کو آسانی سے ڈیزائن سے طے کیا جاسکتا ہے، ضرورت سے زیادہ ٹریکوں کی تعداد کی تعداد میں منطق بھی اسی طرح کے منطق کے ساتھ ہوتا ہے.


مثال کے طور پر، ایک کراسبار سوئچ ایک ہی دروازے کی گنتی کے ساتھ سیسولک سرنی سے زیادہ روٹنگ کی ضرورت ہوتی ہے. چونکہ غیر استعمال شدہ روٹنگ پٹریوں کو کسی بھی فائدہ کے بغیر حصہ کی لاگت (اور کارکردگی میں کمی) میں اضافہ ہوا ہے، FPGA مینوفیکچررز کو کافی ٹریک فراہم کرنے کی کوشش کی جاتی ہے تاکہ سب سے زیادہ ڈیزائنز تلاش کریں میزیں (LUTs) اور I / Os راستہ یہ اندازہ لگایا جاتا ہے جیسے کرایہ کے حکمران سے یا موجودہ ڈیزائن کے ساتھ تجربات سے حاصل ہوتا ہے. 2018 تک، روٹنگ اور انٹرکنکشن کے لئے نیٹ ورک پر چپ آرکیٹیکچرز تیار کی جا رہی ہیں.


عام طور پر، ایک منطقی بلاک پر چند منطقی خلیات (ALM، LE، slice وغیرہ) کہا جاتا ہے. ایک عام سیل پر مندرجہ ذیل دکھایا گیا ہے، جیسا کہ 4 ان پٹ LUT [ٹائم فریم؟]، مکمل ایڈڈر (ایف اے) اور ڈی قسم کی فلپ فلاپ پر مشتمل ہے. اس اعداد و شمار میں LUTs دو 3 ان پٹ LUTs میں تقسیم ہوتے ہیں. معمول کے موڈ میں وہ بائیں ملٹی ایکسچینج (مکس) کے ذریعہ 4 ان پٹ LUT میں مشترکہ ہوتے ہیں. ریاضی کے موڈ میں، ان کی پیداوار ایڈڈر سے کھلایا جاتا ہے. موڈ کا انتخاب وسط MUX میں پروگرام کیا جاتا ہے. آؤٹ پٹ مثال کے طور پر، مکس کے پروگرامنگ کے لحاظ سے، اعداد و شمار مثال میں. عملی طور پر، خلائی کو بچانے کے لئے پورے یا ایڈڈر کے حصے افعال کے طور پر LUTs میں محفوظ کیے جاتے ہیں.


ہارڈ بلاکس

جدید FPGA خاندانوں کو سلکان میں مقرر اعلی درجے کی فعالیت شامل کرنے کے لئے اوپر کی صلاحیتیں بڑھانے کے لئے. اس سرکٹ میں سرایت کردہ عام افعال ہونے والے علاقے کو کم از کم علاقے کو کم کر دیتا ہے اور ان کے افعال کو منطقی پرائمریوں سے ان کی تعمیر کے مقابلے میں تیز رفتار میں اضافہ کرتی ہے. ان میں سے مثالیں ملتان، عام ڈی ایس پی بلاکس، سرایت شدہ پروسیسرز، تیز رفتار I / O منطق اور سرایت شدہ یادیں شامل ہیں.


اعلی کے آخر میں FPGA میں ہائی سپیڈ ملٹی گائیگا ٹرانسیورز اور ہارڈ آئی پی کورز جیسے پروسیسر کور، ایتھرنیٹ درمیانے درجے تک رسائی کنٹرول یونٹس، پی سی آئی / پی سی آئی ایکسپریس کنٹرولرز، اور بیرونی میموری کنٹرولرز شامل ہوسکتے ہیں. یہ کور پروگرام سازی کے کپڑے کے ساتھ موجود ہیں، لیکن وہ ٹرانسمیٹرز سے لے کر LUTs کے بجائے تعمیر کیے جاتے ہیں تاکہ وہ ASIC سطح کی کارکردگی اور بجلی کی کھپت کے بغیر کپاس کے وسائل کو نمایاں کئے بغیر بغیر کسی مخصوص لباس کے لۓ کپڑے اتاریں. ملٹی گیگابٹ ٹرانسیورز میں ہائی ڈیفی سیریلائزر اور deserializers کے ساتھ ساتھ اعلی کارکردگی کے مطابق ان پٹ اور آؤٹ پٹ سرکٹری بھی شامل ہے، جو اجزاء کو LUTs سے باہر نہیں بنایا جا سکتا. اعلی درجے کی PHY [تعریف کی ضرورت ہے] پرت کاری کی فعالیت جیسے لائن کوڈنگ سیریلائزر اور deserializers کے ساتھ مشکل منطق میں، FPGA پر منحصر ہے کے ساتھ نافذ نہیں کیا جا سکتا ہے.


گھڑی

FPGA کے اندر تعمیر کردہ زیادہ سے زیادہ circuitry ہم آہنگی circuitry ہے کہ ایک گھڑی سگنل کی ضرورت ہے. FPGA پر گھڑی اور ری سیٹ کیلئے وقف شدہ عالمی اور علاقائی روٹنگ نیٹ ورک پر مشتمل ہے لہذا وہ کم از کم کھوپڑی کے ساتھ فراہم کی جا سکتی ہیں. اس کے علاوہ، FPGAs میں عام طور پر اینٹیالاٹ مرحلے بند کر دیا لوپ اور / یا تاخیر سے لوپ لوپ اجزاء پر مشتمل ہوتا ہے جو کہ نئے گھڑی کی تعدد کو سنبھالنے کے ساتھ ساتھ جھٹکا بڑھانے کے لۓ ہے. پیچیدہ ڈیزائن مختلف فریکوئنسی اور مرحلے کے تعلقات کے ساتھ ایک سے زیادہ گھڑیوں کا استعمال کرسکتے ہیں، ہر ایک علیحدہ گھڑی ڈومینز تشکیل دیتے ہیں. یہ گھڑی سگنل مقامی طور پر ایک آڈیٹر کے ذریعہ پیدا کئے جا سکتے ہیں یا وہ ایک تیز رفتار سیریل ڈیٹا سٹریم سے برآمد کیا جا سکتا ہے. پیمائش سے بچنے کے لئے گھڑی ڈومین کراسنگ سرکٹری کی تعمیر کرتے وقت دیکھ بھال کرنا ضروری ہے. FPGAs میں عام طور پر بلاک ریمس شامل ہیں جو مختلف گھڑیوں کے ساتھ دوہری پورٹ ریمز کے طور پر کام کرنے کے قابل ہیں، FIFOs اور دوہری پورٹ بفروں کی تعمیر میں مدد فراہم کرتے ہیں جو مختلف گھڑی ڈومین سے منسلک ہوتے ہیں.


3D تعمیرات

FPGAs کے سائز اور بجلی کی کھپت کو کم کرنے کے لئے، ٹیبلولا اور زیلینکس جیسے وینڈرز نے 3D یا اسٹیک آرکیٹیکچرز متعارف کرایا ہیں. اس کی 28 نمی 7 سیریز ایف جی جی پی اے کے تعارف کے بعد، زیلینکس نے کہا کہ ان FPGA مصنوعات کی لائنوں میں سے زیادہ سے زیادہ کثافت حصوں میں سے ایک پیکج میں ایک سے زیادہ مردہ کا استعمال کرتے ہوئے تعمیر کیا جائے گا، 3D تعمیر اور اسٹیکڈ مر ممبر اسمبلی کے لئے تیار کردہ ٹیکنالوجی کو ملا.


سلیلیکس انٹرفیسر پر Xilinx کی نقطہ نظر کئی (تین یا چار) فعال FPGA کی طرف سے مر جاتا ہے سلکان انٹرفیسر - سلکان کا ایک ٹکڑا ہے جو غیر فعال منسلک ہوتا ہے. ملٹی مرنے کی تعمیر بھی FPGA کے مختلف حصوں کو مختلف پروسیسنگ ٹیکنالوجی کے ساتھ بنائے جانے کی اجازت دیتا ہے، کیونکہ عمل کی ضروریات FPGA کے کپڑے اور خود کی تیز رفتار 28 Gbit / s سیریل ٹرانسسیورز کے درمیان مختلف ہیں. اس طرح میں تعمیر کردہ ایک ایف جی جی پی ایک متفرق FPGA کہا جاتا ہے.


الٹرہ کے متعدد نقطہ نظر میں ایک واحد سنگل ایف جی جی پی مرنے اور دوسرے مر / تکنالوجیوں کو FPGA میں انٹیل کے سرایت کثیر مربوط منسلک پل (EMIB) ٹیکنالوجی کا استعمال کرتے ہوئے مربوط کرنا شامل ہے.